FPGA系统设计初级和中级班 FPGA, 系统设计, 初级

stst158

热线：021-51875830 62450161 0755-61280252
传真：021-62450161
业务手机:15921673576
详情请访问网站：http://www.51qianru.cn

课程背景 　　　　　　　FPGA系统设计初级和中级班
        FPGA系统设计初级班培训课程主要帮助学员尽快掌握 CPLD/FPGA 的开发流程和设计方法，以工程实践为例，循序渐进的学习FPGA的集成开发环境，开发流程以及硬件电路设计等知识。每次课程都配有相关实战训练，每个实战训练题目都可以在Cyclone(飓风系列)的FPGA硬件平台上进行下载验证。通过实战，学员可以更好的理解消化课堂知识，工程实践水平会得到迅速提高。

    课程目标
        培养学员迅速掌握和使用CPLD/FPGA数字系统开发工具、开发流程，能够独立进行初步的FPGA系统设计。经过培训，学员可以掌握HDL语言的初步开发能力，并且解决FPGA产品开发过程中的常见问题，掌握基于FPGA的嵌入式系统（NIOSII）的设计和调试方法。

    培养对象
        FPGA系统的软件和硬件开发工程师；电子类专业的大学生和研究生；电子产品设计爱好者。

    入学要求
        学员学习本课程应具备下列基础知识：
        ◆电路系统的基本概念。

    班级规模及环境
       为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限5人，多余人员安排到下一期进行。
    上课时间和地点
       上课地点：华东师范大学／银城大厦（上海市，地铁3号线或4号线金沙江路站旁）
  
       上课地点：地址：深圳市罗湖区桂园路2号电影大厦A座2205
                              （地铁一号线大剧院站D出口旁，桂园路和解放路交叉口,近地王大厦）
    热线：0755-61280252 25912501
     传真：0755-25912501
      邮编：518001
     信箱:qianru2@hotmail.com
       客服QQ:812773398

最近开班有周末班/连续班/晚班
    学时
　    ◆课时： 共12天,96学时
        ◆外地学员：代理安排食宿（需提前预定）
        ☆合格学员免费颁发相关资格证书，提升您的职业资质
        作为最早专注于嵌入式培训的专业机构，曙海嵌入式学院提供的证书得到本行业的广泛认
        可，学员的能力得到大家的认同。
        ☆合格学员免费推荐工作  
    最新优惠
       ◆团体报名优惠措施：两人95折优惠，三人或三人以上9折优惠
　　　同时报选《FPGA应用设计高级班》，即享受400元现金优惠!

    质量保障
        1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
        2、培训结束后免费提供一个月的技术支持，充分保证培训后出效果；
        3、培训合格学员可享受免费推荐就业机会。

    课程进度安排
课程大纲（本教学方案有两种语言版本，如果学员想学VHDL语言编程，我们可根据要求调整）
第一阶段

    第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识，掌握FPGA最小系统硬件电路设计方法，学会操作QuartusII软件来完成FPGA的设计和开发。

1.可编程逻辑设计技术简介
2.下一代可编程逻辑设计技术展望
3.可编程逻辑器件硬件上的四大发展趋势
4.EDA软件设计方法及发展趋势
5.FPGA的设计流程
6.FPGA的常用开发工具
7.FPGA的基本结构
8.主流低成本FPGA Cyclone
9.新一代低成本FPGA Cyclone II
10.FPGA芯片的选型策略详解
11.FPGA关键电路的设计（最小电路设计）：
    11.1  FPGA管脚设计
    11.2  下载配置与调试接口电路设计
    11.3  高速SDRAM存储器接口电路设计
    11.4  异步SRAM（ASRAM）存储器接口电路设计
    11.5  FLASH存储器接口电路设计
    11.6  开关、按键与发光LED电路设计
    11.7  VGA接口电路设计
    11.8  PS/2鼠标及键盘接口电路设计
    11.9  RS-232串口
    11.10  字符型液晶显示器接口电路设计
    11.11  USB2.0接口芯片CY7C68013电路设计
    11.12  电源电路设计
    11.13  复位电路设计
    11.14  拨码开关电路设计
    11.15  i2c总线电路设计
    11.16  时钟电路设计
    11.17  图形液晶电路设计
12.Alter FPGA的结构
    12.1  Alter 高密度FPGA-Stratix的结构、内部逻辑单元及接口
    12.2  Alter 主流低成本FPGA-Cyclone,Cyclone II 的结构、内部逻辑单元及接口
    12.3  Alter FPGA的布线策略

1. 实战一：在Altera的FPGA开发板上运行一个接口实验程序-交通灯的设计实现，如何控制Red,Green,Yellow灯在南北东西各个方向的交替运作。
   训练课题：“交通灯的设计实现”
    实验要点：
    1.1  Quartus II工程创建及属性设置
    1.2  Quartus II源文件设计输入方式
    1.3  Quartus II约束设计
    1.4  Quartus II工程编译
    1.5  Quartus II功能仿真
    1.6  Quartus II时序仿真
    1.7  Quartus II硬件下载

第二阶段

    熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习，学员可以了解目前最流行的Verilog HDL语言的基本语法，掌握Verilog HDL语言中最常用的基本语法。通过本节课程学习，学员可以设计一些简单的FPGA程序，掌握组合逻辑和时序逻辑电路的设计方法。通过实战训练，学员可以对Verilog HDL语言有更深入的理解和认识。

1.Verilog HDL语言简介
2.Verilog HDL语言逻辑系统
3.Verilog HDL操作数和操作符
4.Verilog HDL和VHDL语言的对比
5.Verilog HDL循环语句
6.Verilog HDL程序的基本结构
7.Verilog HDL语言的数据类型和运算符
8.Verilog HDL语言的赋值语句和块语，阻塞和非阻塞赋值语句的区别
9.Verilog HDL语言的条件语句，包括IF语句和CASE语句的典型应用
10.Verilog HDL语言的其他常用语句
11.Verilog HDL语言实现组合逻辑电路
12.Verilog HDL语言实现时序逻辑电路

1. 实战训练二：
   训练课题：“多路选择器的设计”
    实验要点：
    1.1  Quartus II软件操作
    1.2  组合逻辑电路设计实现
    1.3  IF语句和CASE语句的使用
2. 实战训练三：
   训练课题：“跑马灯设计实现”
    实验要点：
    2.1  Quartus II软件操作
    2.2  时序逻辑电路设计实现
    2.3  分频原理和实现方法
3. 实战训练四：
   训练课题：“７段数码管测试实验-以动态扫描方式在８位数码管“同时”显示０-７”
   实验要点：
    3.1  Quartus II软件操作
    3.2  了解如何按一定的频率轮流向各个数码管的COM端送出低电平，同时送出对应的数据给各段。
    3.3  介绍多个数码管动态显示的方法。

第三阶段

    虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能，但相对复杂的FPGA系统设计中，如果能够合理的应用Verilog HDL的高级语法结构，可以达到事半功倍的效果。通过第三天课程的学习，学员可以掌握任务（TASK），函数（FUNCTION）和有限状态机（FSM）的设计方法，可以更好的掌握FPGA的设计技术。此外，本节课程还介绍了QuartusII软件的两个常用的高级工具－SignalTAP和LogicLock，可以提高FPGA设计和调试的效率。

1. TASK和FUNCTION语句的应用场合
2. Verilog HDL高级语法结构－任务（TASK）
3. Verilog HDL高级语法结构－任务（FUNCTION）
4. 有限状态机(FSM)的设计原理及其代码风格
5. 逻辑综合的原则以及可综合的代码设计风格
6. SignalTap II在线逻辑分析仪使用方法
7. Logic Lock逻辑锁定工具使用技巧

大自然7979

EP3C25 V6 FPGA开发板

http://shop61596699.taobao.com/




T3C25-V6 Cyclone III版FPGA嵌入式评估套件仍然采用核心板+实验板组合的方式，这种组合方式可以方便客户随时将核心板取下来用于其它项目的开发。T3C25-V6 为客户提供一套功能丰富的低成本平台,为音视频采集，音视频处理，图形显示，硬件加速，网络应用，远程控制等提供最佳验证平台以及参考方案。

一 .H3C25-V6核心板介绍http://shop61596699.taobao.com/

.FPGA型号：
采用CycloneIII系列的EP3C25F324C8N型号，CycloneIII是altera采用45纳米晶体管制造工艺制造的新一代FPGA系列，新工艺的采用使得CycloneIII系列FPGA有着更低的成本，更低的功耗，更高的集成度，以及更高的性能。相比前两代同等速度级别的FPGA型号，CycloneIII系列基本上要快30%以上。


各型号核心板FPGA资源比较表
型号 EP1C6型 EP1C12型 EP2C5型 EP2C8型 EP2C20型 EP3C16 EP3C25
Les 5,980 12,060 4,608 8,256 18,752 15,408 24,624
RAM bits 92,160 239,616 119,808 165,888 240,000 516,096 608,256
内嵌乘法器数量 无 无 13 18 26 56 66
锁相环数 2 2 2 2 4 4 4
IO脚 185 173 143 139 142 148 148


. 32M Byte容量的DDR SDRAM存储器；
. 1M Byte 容量SRAM高速存储器;
. 16M Byte 高速Flash存储器,可用来存储配置文件，软件代码等;
. 50M 有源晶振;
. JTAG下载口;
. 一个重配置按钮;
. 一个复位按钮;
. 4个用户LED灯;
. 2路40*2排针总共引出108个用户IO，以及一根16位总线，10根地址总线。其中排针JP1排针IO 可配置为2路差分时钟输入，2路差分时钟输出，以及11对差分IO接口，IO电平可输出2.5V,3.3V,或者从外界输入其它电平。


二. 实验板V6.0

实验板V6.0的板上资源：
. 24位真彩色LCD触摸屏，分辨率800 x 480；
. 24位CD 质量音频 CODEC ，带有输入、输出和麦克风插孔;
. 10/100 以太网物理层 / 媒体访问控制 (PHY/MAC);
. 视频输出:采用ADV7123,3路10位高速视频DA转换器，VGA输出;
. 视频输入:采用ADV7180，能将NTSC、PAL及SECAM标准的模拟基带电视信号，转换成符合8位ITU-R BT.656接口标准的4:2:2视频数据;
. SD卡,硬件CRC,支持FAT16文件系统;
. 串行连接器(RS-232 DB9端口);
. PS2鼠标键盘接口;
. 4个用户按键;

三. 配套例子工程
1). 应用程序选择器程序: 出厂默认程序, 应用程序选择器利用的是Cyclone III系列的远程更新特性,远程更新特性允许NiosII CPU或者任意FPGA内的其它逻辑从并行flash(如CFI flash)中的特定地址读取配置信息重配置FPGA。应用程序选择器便是利用NiosII CPU从SD卡中读取配置文件然后保存到flash，然后强迫FPGA重配置。从而简单地就能实现单FPGA多种配置。只要SD卡容量足够，那么我们就可以存储无限多的配置，每一个配置实现一个功能，这样就可以使FPGA上有限的资源实现最有效的重复利用。

2). 图片浏览器:将存储在SD卡中的JPEG图片通过JPEG解码后显示在彩色LCD上。一个数码相框功能。

3). 音乐合成器,电子琴实验:通过PS2键盘模拟电子琴键，LCD或者VGA显示琴键，音频输出琴音。

4).VGA显示的视频采集实验:包含视频信号采集, ITU_656解码, YUV422_to_444转换，色彩空间变换，帧存储，VGA显示。

5). LCD显示的视频采集实验:将采集到的视频信号，经过ITU_656解码后，流入帧缓存器(SRAM为存储介质，工作于乒乓方式，工作频率100M),再流出到色彩空间变换器，转换成RGB信号后传输到LCD上显示。

6). Web Server服务器:通用网络访问开发板上的网页服务器，可以通过网页控制传输配置文件到FPGA，并且重配置,从而实现远程配置FPGA。

7). simple_socket_server_plus:一个功能强大的网络应用工程，提供的网络服务有:

FTP Server,TFTP Server,FTP Client,TFTP Client,Telnet Server,VFS 文件系统,ZIPFS 文件系统。

8). 图形处理器:具有图形加速，抗锯齿功能，可用于仪表显示，导航地图显示，矢量图形显示等需要实时动态显示图形图像的应用场合。

9). SD卡音乐播放器,可播放存储在SD卡中的WAV音乐。

10). MP3音乐播放器,可播放存储在SD卡中的MP3音乐,并可通过触摸LCD屏实时进行播放控制。

11). 循环冗余码校验（CRC）硬件加速器，可实现8位，16位，24位，32位数据之间任意1~128位快速CRC校验。比软件CRC运算快达2000倍以上。

12). 基于DMA传输的硬件FIR滤波器实验，运行结果如下，使用此IP比软件实现快达150倍。

All the hardware and software results match
Processing times:
Software processing time was: 2.792803 seconds
Hardware processing time was: 0.018562 seconds
Hardware versus software speed-up factor was: 150.46 times

13). 基于LCD显示的频普分析仪(FFT)设计，此实验将波形发生器产生的正弦波经DDS频率合成不同的频率，经FFT快速傅里叶变换后的频谱显示于LCD上。


申明：以上例子工程仅供参考并皆可在开发板上稳定运行，我们没有对每个工程编写详细的开发文档，为初学者专门编写两篇基础文档，包括软件的基本使用，硬件工程的建立，SOPC系统的搭配，用户软件工程的建立,debug,调试,下载等。


四.T3C25-V6学习开发套件包含的附件：
(1). H3C25-V6核心板 1块;
(2). V6实验板 1块;
(3). 4.3寸,24位800X480高分辨率真彩LCD触摸屏 1块;
(4). 5V,2A开关电源 1个;
(5). USB-Blaster下载线 1个;
(6). USB延长线 1根;
(7). 1GByte SD卡 1块;
(8). SD卡读卡器 1个;
(9). DVD光盘 1张。

http://shop61596699.taobao.com/附送原代码