首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教CIC降速率设计

中级会员

Rank: 3Rank: 3

UID
157210 
性别
男 
1#
打印
tT
yunxing发表于 2010-1-9 11:31 | 只看该作者

请教CIC降速率设计

速率, CIC, 请教, 设计
大家好，最近在做一个项目，其中要对采样信号降速率处理（FPGA），比率是4000/3，应该先插3再抽4000，系统时钟速率 = 采样时钟速率，请教应如何实现？？？
收藏 分享 评分
回复 引用

订阅 TOP

新手上路

Rank: 1

UID
802039 
2#
pornanier发表于 2010-3-19 22:03 | 只看该作者
多相滤波＋抽取
回复 引用

TOP

返回列表