急求DDS直接数字频率合成器 VERILOG语言调用XILINX IP正余弦查询表 DDS, 查询表, 余弦, VERILOG, XILINX

herobrad

我的DDS设计要求频率控制字通过相位累加器累加后的输出转换成THETA角度，作为地址调用XILINX IP核的正余弦查询表得到正余弦幅值，产生波形，现在我遇到了困难，相位累加器输出的8位二进制码，在2π的单位圆上分为256个地址单元，把他们转换成THETA角，也就是0*2π/256,1*2π/256...255*2π/256，都是小数，生成SINE查询表的时候会有个THETA WIDTH，我觉得也应该填8，这样一来，THETA不也应该是8位的二进制码。。那之前换算的小数改怎么办呢？请哪位高手一定帮忙~~非常着急~~谢谢啦！！

fenghuolun

顶！我也正想弄这个！