请教verilog中for语句的问题 verilog, 语句, 请教

赶紧的吧

for语句必须嵌套在always里吗？好像不能独立出来吧？？
假设有个深度为256的数组，我想完成累加求和可否这样描述：
reg dout;
integer i;
[email=always@(tempalways@(temp[i[/email]]) begin
  for(i=0; i<256; i=i+1) begin
    dout= temp+ dout; end
end
主要是敏感列表里的触发量可以这样用么 谢谢！！！

赶紧的吧

always@(temp[i])...

赶紧的吧

应该是dout= temp[i]+ dout;