首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

vhdl编写的两个模块连不起来

注册会员

Rank: 2

UID
118703 
性别
男 
1#
swarm发表于 2005-8-16 17:06 | 显示全部帖子
不用啊,我做DDS，自己编相位累加器，输出相位地址直接读取内嵌ROM,ROM是用LMP＿ROM做的，没有错了，下到板子还正确，看看你设置的参数吧，没遇见过这类问题
回复 引用

TOP

返回列表