首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 关于计数器的设计:
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
关于计数器的设计:
发短消息
加为好友
fllong
当前离线
UID
117351
帖子
11
精华
0
积分
150
阅读权限
20
在线时间
0 小时
注册时间
2005-7-8
最后登录
2006-6-9
注册会员
UID
117351
性别
男
1
#
打印
字体大小:
t
T
fllong
发表于 2005-8-15 12:07
|
只看该作者
关于计数器的设计:
计数器
,
设计
有两个时钟一个100M,一个1M;同时设计一个计数器:要求在1M时钟的上升沿清零;并计数100M。 编译的时候发现,对于这个计数器相当于有两个量控制它的输出,所以出错;如果想实现上面的功能,如何设计好呢?
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
swarm
当前离线
UID
118703
帖子
21
精华
0
积分
183
阅读权限
20
在线时间
0 小时
注册时间
2005-7-27
最后登录
2006-8-7
注册会员
UID
118703
性别
男
2
#
swarm
发表于 2005-8-16 16:54
|
只看该作者
你用两个ALWAYS 语句不就可以了
回复
引用
TOP
发短消息
加为好友
henmen
当前离线
UID
98870
帖子
9
精华
0
积分
147
阅读权限
20
在线时间
0 小时
注册时间
2004-11-24
最后登录
2008-10-7
注册会员
UID
98870
性别
男
3
#
henmen
发表于 2005-8-25 14:47
|
只看该作者
可不可以设计一个中间变量mode,当1M时钟的上升沿到来时,其设计高电平,
然后在100M时钟的always中用中间变量mode来触发计数器为零,这个可能
比理论延迟了100M时钟的一个周期,看看您的系统要求了?
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议