首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

生成的nios都有一个reset_n端，它应该连到FPGA的那个引脚上去呀

中级会员

Rank: 3Rank: 3

UID
120104 
性别
男 
1#
打印
tT
yzhyyq发表于 2005-9-23 00:07 | 只看该作者

生成的nios都有一个reset_n端，它应该连到FPGA的那个引脚上去呀

FPGA, nios, reset
可以直接连到Vcc上去吗.
收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
120104 
性别
男 
2#
yzhyyq发表于 2005-9-23 00:37 | 只看该作者
还有，我在NIOS里加了sdram controller,但不知道其中的write_clk_to_the_ddr_sdram端该接到FPGA那个脚上去，随便找个全局时钟连上可以吗,还是要用PLL，如要用PLL的话，又该怎么做，恳请指教。
我用的是nios cycloneII开发板.
回复 引用

TOP

注册会员

Rank: 2

UID
87769 
性别
男 
3#
bbs.net发表于 2005-9-24 16:15 | 只看该作者
write_clk_to_the_ddr_sdram要指定为    cycloneII 连 SDRAM的输入时钟 那个管脚
回复 引用

TOP

返回列表