首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教MAX7000系列CPLD的问题

注册会员

Rank: 2

UID
122517 
性别
男 
1#
gsjdan发表于 2005-9-28 15:47 | 显示全部帖子
--"像触发器等需要时钟信号，是不是由GCLK提供的。"LD器件有专用的始终网络,如果你要做时序,最好将时钟走到GCLK上.那样到每个触发器时钟延时间基本一致.触发器的时钟可以由于GCLK提供,也可以由普通IO提供.
--"我如果把时钟信号接到GCLK，会不会对其他的纯逻辑译码（不需要时钟信号的）有影响"不会有影响.
回复 引用

TOP

返回列表