首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

SDRAM控制的参考设计怎么不能用?

高级会员

Rank: 4

UID
123169 
性别
男 
1#
打印
tT
1001发表于 2005-10-14 11:02 | 只看该作者

SDRAM控制的参考设计怎么不能用?

SDRAM, 设计
我正在作一个sdram的控制,下载了参考设计中altera的verilog源代码,可是经过quartus编译有错误.有谁用过的,说说看应该怎么改?
收藏 分享 评分
回复 引用

订阅 TOP

返回列表