请问用FPGA实现密码算法的数据位宽？ FPGA, 算法, 密码, 数据

chengke001

本人现在用ALTERA的100万门的芯片，来实现RSA密码算法。本人设计数据运算宽度是512位。里面用到了70次循环。用MODELSIM仿真，结果正确。但是用QUARTS时，资源却严重不够达到700%左右。但是本人去掉循环时，资源却很少。
请问，该设计和循环应该有很大关系。在算法设计中，适宜的数据位宽是多少。
有没有其他更合适的方法那？谢谢各位大侠了！