Cyclone II FPGA和Nios II嵌入式处理器具有低成本性能优势[分享] Cyclone, 器具, FPGA, Nios, 性能

ping2066

在其业内领先的低成本Cyclone TM FPGA系列和Nios®软核嵌入式处理器成功的基础上，Altera现在推出了第二代产品系列。Cyclone II器件为用户提供更高的逻辑密度和新增硬件性能，比第一代产品成本降低了30％。这些新器件比同类竞争FPGA价格低50％，而速度却提高了50％。此外，Nios II软核嵌入式处理器比最初的Nios处理器功能更强大，而占用的逻辑单元（LE）更少。

ASIC和ASSP设计的局限性
当今的设计工程师按照以往的惯例，完成符合性能和特性竞争要求的产品设计，但是同时也面临着更紧迫的预算和市场份额减少的压力。过去，采用ASIC或者合适的ASSP技术就可以实现满足高级性能需求、最具成本效益的大批量产品设计。ASIC技术曾经是实现最佳性能表现的最低成本途径，但是缺乏设计灵活性，而且产品面市时间较长，开发风险很高。另一方面，ASSP在产品及时面市和保证开发成功上风险较小，但仍旧没有可编程逻辑的灵活性。

现成的ASSP和微控制器具有逐渐过时的缺点。多数硬件嵌入式处理器随着时间的推移而逐渐过时，并最终被淘汰。结果，采用这种处理器的制造商不得不重新设计硬件，并重新编写软件，耗费了大量的时间和成本。由于采用了新的处理器系列，这种重新设计甚至要求一套全新的指令集，导致更多的时间和资金投入。Altera新一代Nios II等软核嵌入式处理器由于可以在未来的FPGA系列中继续使用，因此有助于改变这种系统逐渐过时的缺点，并确保终端用户的软件代码与多代硬件兼容。

Altera致力于为用户提供业内领先的可编程逻辑器件（PLD）、强大的嵌入式处理器、多种知识产权（IP）组合以及完善的开发工具套件，使用户能够根据特定系统要求，以最简单的方式，尽快生成符合他们需要的合适设计。同时，Altera特有的灵活性使用户能够轻松的扩展设计性能和特性来满足系统参数的改变，从而避免出现硬件过时的风险。

Cyclone II和Nios II的优势
Cyclone器件与第一代Nios处理器一起，实现了最具成本效益的片上可编程系统（SOPC）解决方案。Cyclone II FPGA和Nios II处理器将SOPC带入了更高的等级——使设计人员能够构建与中等密度ASIC和ASSP有效竞争的SOPC设计。这样，设计人员可以在大量的新应用中充分利用可编程逻辑的灵活性、产品及时面市以及成本优势来进行设计，而这些应用在以前完全被ASIC和ASSP技术所统治。Nios II/Cyclone II设计组合能够以每逻辑门$0.35的成本实现完整的嵌入式处理系统，其性能超过100 DMIPS。

Nios II系列包括：高性能内核（Nios II/f，“快速”）；低成本内核（Nios II/e，“经济”）；性能/成本均衡的内核（Nios II/s，“标准”）。这三个内核共享一套相同的32比特指令集体系（ISA），与二进制代码百分之百兼容。它们具有单个相同的免版税许可，增强了设计灵活性，同时将成本降到最小。此外，所有内核都可以使用用户指令，使关键软件子程序在Nios II嵌入式处理器的操作控制下，能够在FPGA中运行。这些指令在硬件中运行时需要占有多个时钟周期，而在Nios II处理器应用中，最少只占用一个时钟周期，大大提高了系统性能和数据吞吐量。

设计流程
Altera认识到用户，特别是在消费类市场上，面临产品及时面市和产品较短生命周期的压力，因此，Altera开发了整套工具——包括SOPC Builder、Nios II集成设计环境（IDE）和Quartus II开发软件，帮助用户加速硬件和软件的开发，实现完整的基于可编程逻辑的SOPC解决方案。与此同时，具有Nios II许可的用户将收到含有软处理器内核和一套软件工具的开发工具包，用于在Altera® FPGA中进行Nios II设计。

SOPC Builder是在Altera FPGA中实施IP的关键工具。该系统级工具使用Altera的MegaWizard®技术自动生成Avalon的交换架构，将设计中的不同功能模块连接在一起。SOPC Builder还会生成定制软件开发工具，根据需要为由Nios II处理器控制的功能模块提供合适的软件头文件。采用SOPC Builder使设计人员从手动连接、验证寄存器和存储器映射体系结构等耗时的任务中解脱出来，从而能够将精力集中在如何优化关键系统功能上，因此开发时间会大大缩短。

Nios II IDE是Nios II软核处理器的主要开发工具，它为软件开发提供了一个集成的设计开发环境，包括一个具有工程管理、源代码开发、基于JTAG调试功能的图形用户界面（GUI），大大简化了大量复杂的Nios II处理器设计。其附加工具包括一个指令集模拟器（无需调试开发板，就可以进行代码调试）、MicroC/OS-II实时操作系统以及小型TCP/IP协议堆栈。

业内领先的Quartus II软件为硬件开发提供了设计采集、综合、仿真和布局布线功能。Quartus II软件具有无与伦比的性能等级和易用性，可帮助设计人员达到设计目的，尽快实现产品及时面市。Quartus II软件是最具成本效益的FPGA开发套件。

设计实例
因特网应用系统是最能够体现Cyclone II FPGA和Nios II处理器组合优势的设计实例。因特网应用包括视频游戏控制台、机顶盒、智能冰箱以及报警系统等。这类系统需要通过以太网进行通信和数据处理。它包括一些定制接口、必须的系统功能、胶合逻辑以及用户接口。

设计这类系统的传统方法是采用数字信号处理器、以太网MAC/PHY、微处理器和FPGA。这种设计方法可实现所有的系统功能，但是需要多个I/O引脚实现FPGA和数字信号处理器接口连接，使系统变得复杂，而且，这种设计方法至少需要四个组成部分，占用了大量的电路板资源。

Cyclone II器件系列和Nios II嵌入式处理器的出现极大地改变了这类系统的设计方法。例如，可以采用Nios II嵌入式处理器内核实现数字信号处理（DSP）功能，从而减少了以前所需元件的四分之一。对于更密集的DSP应用，设计人员可以利用Nios II处理器的定制指令能力在硬件中实现运行效率更高的某些功能。

如果需要更高级的DSP性能，可以采用Altera的IP内核与定制硬件的组合实现全部DSP功能。例如，Cyclone II器件中的嵌入式乘法器，可用来运行大量的数学指令，其速度甚至比最高端的数字信号处理器还要快。Nios II处理器可用于通常由数字信号处理器完成的所有控制功能。

由于Cyclone II器件的密度比第一代Cyclone器件增加了三倍，因此可以集成更多的功能，以提高系统集成度和可靠性，降低系统成本。Nios II处理器还具有性能强化、实施操作系统（RTOS）、中间件等优势，使其能够运行网络服务器，实现现场以太网控制和设备监控。

在同一个Cyclone II FPGA中还可以嵌入第二个Nios II内核，作为人机接口（MMI）处理器来控制小键盘和LCD驱动器。第二个处理器一般比数字信号处理器的速度要低一些，采用两个处理器可降低较慢的MMI处理器对DSP性能的影响。

结论
Nios II处理器和Cyclone II FPGA的出现为以前需要低、中密度ASIC来满足系统性能需求的设计人员提供了更多的选择。采用Altera强大的开发软件套件和丰富的IP组合，设计人员现在可以充分利用可编程逻辑灵活性和产品能够及时面市的优势，在Cyclone II FPGA中嵌入Nios II处理器，对成本敏感的应用进行SOPC设计。更多有关Altera Nios II处理器和Cyclone II FPGA的资料可以在www.altera.com.cn找到。