verilog 问题请教！（仿真） verilog, 仿真, 请教

Texas

各位大侠，有两段程序：

module test(sclk,rst,clk);
input sclk;
input rst;
output clk;
reg clk;
always @(posedge sclk or negedge rst)
begin
if(!rst)
  clk<=1'b1;
else
  clk<=~clk;
end
endmodule
module test(sclk,rst,clk);
input sclk;
input rst;
output clk;
reg clk;
always @(posedge sclk)
begin
if(!rst)
  clk<=1'b1;
else
  clk<=~clk;
end
endmodule
为什么这两段仿真的结果在初始状态有较大的差距？我不太明白，请赐教。

bestzyg

因为这两段仿真中的第一段为异步复位，而第二段为同步复位要时钟沿到来后才会复位！