"Lattice电子设计大赛"正式启动,奖金丰厚 Lattice, 大赛, 奖金, 电子, 设计

32kmcu

Lattice 电子设计大赛
时间：2005.11.9－2006.6.28
主题：Lattice FPGA/CPLD应用设计
主办：莱迪思半导体有限公司
承办：EDA中国门户网站及EDA专业论坛

竞赛目的
Lattice电子设计大赛是面向全国工程师和大学生的群众性科技活动，目的在于推广应用 Lattice新一代性能卓越的FPGA/CPLD产品，提升国内的FPGA/CPLD 设计和应用水平。

竞赛内容
以Lattice FPGA/CPLD器件(例如EC/ECP,XP,MachXO等）为核心完成设计，要求设计有明确的应用背景和较高的应用价值，具有新颖性，体现Lattice FPGA/CPLD器件的特点和优势。

竞赛形式
1 、参赛者以论文形式参加比赛，截稿日期为2006 年5月31日。
2 、参赛者必须在截止日期前提交论文至deve_edacn@hotmail.com，EDACN将设专栏公布收到的文章题目及作者，以便确认。
3 、评审结果公布和颁奖日期为2006年6月28日。
4、竞赛所需仪器设备、元器件或材料由参赛者自备。
5、ispLever开发软件请向当地的Lattice office或代理商免费索取。
6、 大赛组委会将于2006年1月提供MachXO的试验板，具体发放方式届时公布。

评奖
Lattice电子设计大赛奖项设置如下：
一等奖1名，奖金8000元人民币及证书
二等奖3名，奖金4000元人民币及证书
三等奖15名，奖金800人民币及证书
另外2006.1－2006.5，每月评选“月度最佳设计奖”一名，奖金800元人民币。获此奖项的作品可以继续角逐一、二、三等奖
大赛专家组负责评奖工作，获奖论文将刊登在Lattice网站和刊物上。

大赛组委会
为保证竞赛顺利开展，竞赛的组织、宣传与评审工作由组委会。
1 、大赛组委会成员来自 EDACN 及莱迪思半导体公司，负责组织大赛的组织、宣传和协调工作。
2 、组委会下设专家组，由 EDACN 和 Lattice 大陆总部中的FPGA/CPLD专家组成，负责大赛评审工作。
3、组委会秘书处设在深圳，联系人Deve，电子邮件： deve_edacn@hotmail.com。
4、大赛期间迪思半导体公司技术专家在EDA专业论坛<Lattice论坛>版提供技术咨询。

相关讨论请进入下面网址
http://www.edacn.net/bbs/get.php?id=14573 FPGA/IC设计交流的热土


进入论坛后,请进Lattice论坛,阅读更多信息