首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

Xilinx 时钟资源问题？

注册会员

Rank: 2

UID
125768 
性别
男 
1#
打印
tT
idoso发表于 2005-11-21 09:36 | 只看该作者

Xilinx 时钟资源问题？

时钟, Xilinx, 资源
Xilinx的Virtex2p系列device,全局时钟资源BUFG共16个，且成对的拥有共享的时钟输入端，我不解的是一个系统怎样能够支持最多16个时钟？？？在此请教，谢谢！
收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
126021 
性别
男 
2#
yujia54发表于 2005-11-21 21:20 | 只看该作者

回复

仔细研究一下,你可发现,virtex-2p有八个区,每个区对全局时钟使用是有限制的,如第一区,用了全局时钟1P,就不能用全局时钟1S.
回复 引用

TOP

返回列表