首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

关于Verilog中的 inout[求助]

注册会员

Rank: 2

UID
109737 
性别
男 
1#
hnu发表于 2005-11-23 10:13 | 显示全部帖子
可以定义一个REG变量啊，输出的时候就把REG赋给这端口就是拉
http://www.longjx.cn/yanzhi/index.htm IC设计求职
回复 引用

TOP

返回列表