首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
综合设计
»
PCB综合技术
» PCB设计:降低噪声与电磁干扰的24项经验
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
PCB设计:降低噪声与电磁干扰的24项经验
发短消息
加为好友
520503
当前离线
UID
872339
帖子
13270
精华
0
积分
6635
阅读权限
90
在线时间
361 小时
注册时间
2012-3-2
最后登录
2016-3-10
论坛元老
UID
872339
1
#
打印
字体大小:
t
T
520503
发表于 2012-3-6 14:37
|
只看该作者
PCB设计:降低噪声与电磁干扰的24项经验
时钟
,
芯片
,
电磁干扰
,
振荡器
降低噪声与电磁干扰的
经验。
(1) 能用低速芯片就不用高速的,高速芯片用在关键地方。
(2)
串一个电阻的办法,降低控制电路上下沿跳变速率。
(3) 尽量为继电器等提供某种形式的阻尼。
(4) 使用满足系统要求的最低频率时钟。
(5) 时钟产生器尽量*近到用该时钟的器件。石英晶体振荡器外壳要接地。
(6) 用地线将时钟区圈起来,时钟线尽量短。
(7) I/O 驱动电路尽量*近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号
也要加滤波,
用串终端电阻的办法,减小信号反射。
(8) MCD 无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
(9) 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 (10) 印制板尽量
使用45 折线而不用90 折线布线以减小高频信号对外的发射与耦合。
(11) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远
。
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,
地的容生电感。
(13) 时钟、总线、片选信号要远离I/O 线和接插件。
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
(15) 对A/D 类器件,数字部分与模拟部分宁可统一下也不要交*。
(16) 时钟线垂直于I/O 线比平行I/O 线干扰小,时钟元件引脚远离I/O 电缆。
(17) 元件引脚尽量短,去耦电容引脚尽量短。
(18) 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。
(19) 对噪声敏感的线不要与大电流,高速开关线平行。
(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。
(21) 弱信号电路,低频电路周围不要形成电流环路。
(22)
信号都不要形成环路,如不可避免,让环路区尽量小。
(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。
(24) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。
>> 转载请注明出处并保留链接。
http://www.dziuu.com
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议