首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[求助]FPGA如何产生RESET信号？

新手上路

Rank: 1

UID
10206 
性别
男 
1#
打印
tT
kevincheng发表于 2005-11-29 12:00 | 只看该作者

[求助]FPGA如何产生RESET信号？

FPGA, RESET, 信号, 求助
FPGA如果没有从外部引入一个RESET信号的话，内部能不能产生一个RESET信号，我记得FPGA是有全局复位信号的，但是我不知道怎么产生？各位大虾请赐教！


另外，spartanIIE的内部时钟DLL怎么使用阿？
谢谢
 
收藏 分享 评分
回复 引用

订阅 TOP

贵宾

Rank: 2

UID
124893 
性别
男 
2#
bob007发表于 2005-11-30 09:32 | 只看该作者
全局复位可以直接调用 STARUP_SPARTAN2 模块.

spartanIIE的内部时钟DLL也有CLKDLL模块呀
回复 引用

TOP

中级会员

Rank: 3Rank: 3

UID
123108 
性别
男 
3#
xlnxfpga发表于 2005-12-1 22:45 | 只看该作者
内部产生当然可以，不过不推荐使用startup模块。
回复 引用

TOP

注册会员

Rank: 2

UID
127902 
性别
男 
4#
zzshkwl发表于 2005-12-14 14:13 | 只看该作者
到底谁是正确的
没有试验，那有成功！
回复 引用

TOP

注册会员

Rank: 2

UID
79820 
性别
男 
5#
conundrum发表于 2006-3-15 11:03 | 只看该作者
我也想知道正确的解决方案！
回复 引用

TOP

返回列表