大家好!小妹是新手,有个问题还请各位前辈多指教,感激不尽![求助]

- UID
- 127030
- 性别
- 男
|
大家好!小妹是新手,有个问题还请各位前辈多指教,感激不尽![求助]
大家好!
我现在用的FPGA是Cyclone EP1C6型号的FPGA,我现在的任务是要用他做RAM,还要做与ARM实现并口通信,我没有一点思路,不知道怎么去做并口,怎么开辟RAM空间,还请各位给些建议!多谢! |
|
|
|
|
|

- UID
- 127030
- 性别
- 男
|
|
|
|
|
|

- UID
- 92950
- 性别
- 男
|
我知道在MAXPLUS II中可以直接生成的,然后就可以做为一个模块了!
不知道你的具体要求怎么样的 |
|
|
|
|
|

- UID
- 127030
- 性别
- 男
|
疯狂总动员:
我再问一下是不是任意I/O管脚都可以做为并口用啊,还有那控制线都用哪几条啊,谢谢你!急,什么都不会 |
|
|
|
|
|
 
- UID
- 115233
- 性别
- 男
|
任意I/O管脚都可以做为并口用,控制线也可以用任意I/O |
|
|
|
|
|