如何避免双口RAM的读写冲突？？？[求助]

RAM, 求助

我在仿真时，用IP核生成了双口RAM，初始化时，将addra和addrb都置为零，先要把数据写入，待需要的时候再读出。但在写的时候，在零地址处出现冲突，请问有什么简单实用的方法避免这种冲突的出现？？？谢谢各位了

收藏分享评分

回复引用

订阅 TOP

注册会员

Rank: 2

UID: 125664
性别: 男

2^#

rabt发表于 2006-2-6 11:00 | 只看该作者

我也想知道!谢谢了!

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 125582
性别: 女

3^#

minnow918发表于 2006-2-6 13:36 | 只看该作者

在下面链接中Virtex-4用户指南113页里面提到这个问题，不知道有没有帮助：

http://www.xilinx-china.com/xlnx/xweb/xil_publications_display.jsp?sGlobalNavPick=&sSecondaryNavPick=&category=-1210770&iLanguageID=3

回复引用

TOP

中级会员

Rank: 3 Rank: 3

UID: 130687
性别: 男

4^#

kindjiang发表于 2006-2-6 18:03 | 只看该作者

假设是同步设计，a,b口是同一个时钟源，

1，不能同时对同一个地址进行写操作
2，可以同时对同一个地址进行一个写，一个读操作，如果你把RAM设置为先写后读，那么输出口就是你刚刚写入的数据。
3，如果你一定要在初始化的时候a,b同时进行写操作，那么可以将a,b地址的寄存器初始值设置为不同的值，比如0和1。

FPGA welcome

回复引用

TOP

新手上路

Rank: 1

UID: 10542
性别: 男

5^#

demy发表于 2006-2-7 09:22 | 只看该作者

非常感谢!我去看看!

回复引用

TOP