基于DSP及FPGA的水下目标定位系统数字信号处理模块设计 2 能力, 接口, 价值, 定位, 信号

rise_ming

5)运算能力：实时进行水下目标定位。
根据水下定位系统的功能需求和上述的指标要求，采用基于DSP+FPGA的硬件架构进行数字信号处理模块的设计，如图1所示。其中FPGA实现系统的时序控制、各种接口转换、数字信号预处理(如FIR滤波、FFT运算)，而DSP实现系统的副本相关或互相关、包络检波等信号处理任务；这样既充分利用了FPGA的高度并行性和实时性，又充分使用了DSP的信号处理能力，使系统结构灵活、通用性强、运算能力强度，具有较好的工程应用参考价值。

1．2 硬件系统的主要器件选型
1．2．1 信号处理器
数字信号处理(Digital Signal Processing，DSP)的主要任务是完成水下目标的方位估计。因此选择DSP时首先考虑它的运算能力，在满足运算速度要求的前提下，要求DSP的功耗小、外围电路设计简单，软件开发容易。目前可供选择的DSP很多，包括TI公司的C2000系列、C5000系列、C6000系列，AD公司的BlackFin系列、SHARC系列、TigerSHARC系列等等，每款DSP都有其不同的特点。
针对本文设计的定位系统，综合考虑各因素，选用TI公司的TMS320VC5509A作为系统的DSP。
TMS320VC5509A是一款16位定点DSP，其片内的128 Kx16 bit SRAM空间可满足算法的存储空间需求；内核200MHz的时钟频率可满足系统的实时性要求；4个外部存储器片选信号便于通过FPGA，实现DSP与其他在板外设的数据交流和通信；5个外部中断输入可满足外部设备对DSP的突发请求。
1．2．2 FPGA
现场可编程门阵列(Field Programmable Gate Array，FPGA)的功能是实现系统的时序控制，并完成外部设备与DSP的接口转换，同时为了提高系统的实时性，实现定位系统的数字信号预处理，因此本文的FPGA选择主要考虑FPGA的片内存储器容量、乘法器数量、宏单元数量、性价比及开发的方便性等。目前可供选用的FPGA很多，根据定位系统的具体需求和研发人员的开发经验，选用Altera公司的EP2C35F484作为系统的FPGA，用于实现其相应的功能。EP2C35F484内部具有33216个逻辑单元(LEs)，能够满足系统的各种时序控制；483 840 bits的RAM容量可以为DSP提供足够大的输入输出缓存，配合35个的乘法器，可以方便地实现数字信号预处理；4个PLL可以很方便地为系统产生不同的时钟信号或时序；322个用户I／O引脚数配合丰富的Les便于实现各种输入输出接口转换。