powerpcb中的一个怪现象

我在对板子的边框修改后，进行Verify design，选择Clearence，验证后没有发现错误，因此没有对板子再修改，但是过一会再进行Verify design时，却又出现了错误，为什么会这样？为什么有错第一次没有检察出来？

回复引用

注册会员

Rank: 2

2^#

ltianma发表于 2006-1-10 09:27 | 只看该作者

那是因为，你第一次检查的时候，把板子放的太大，你的视窗并没有包含你所有的图。你把文件缩小到能看到全部，在检查看看

ftp://bbsupload:5t6H7n8@210.51.188.157/PCB/PowerPCB_v20_Tutorial.pdf

回复引用

中级会员

Rank: 3 Rank: 3

3^#

robbyzhong发表于 2006-1-10 09:59 | 只看该作者

Verify design每次只检查视图内的内容吗？难道它不是针对整个设计？

回复引用

中级会员

Rank: 3 Rank: 3

4^#

robbyzhong发表于 2006-1-10 13:35 | 只看该作者

你是对的，我试过了确实是你说的那样。只是POWERPCB这样呢还是别的软件工具也一样？

回复引用