首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

基于单芯片的GPS接收机硬件设计 1

基于单芯片的GPS接收机硬件设计 1

引言
GPS(全球定位系统)发展到今天,其用途越来越广泛,而技术的进步和用户需求也不断推动GPS系统的增强。目前美国正在致力于GPS Block II系统的现代化和“GPS - III”计划,旨在全面改善GPS的生命力、精度、可用性、完好性、灵活性和安全性。
GPS用户端设备也处于不断升级和发展之中。从接收机的结构来看,随着VLSI(超大规模集成电路)和DSP技术的发展,单通道序贯式、时分多路复用式接收机早已被采用DSP模块的并行多通道接收机所代替,所能达到的通道数和等效相关器数不断增加,集成度更高的内嵌MPU/ MCU的GPS基带处理器芯片成为主流,将射频和数字处理集成在一起的单芯片接收机产品也已经问世。
本文介绍了一种单芯片GPS接收机的硬件设计。该方案采用Hammerhead芯片,该芯片集射频与基带GPS功能于一身,具有低功耗、高性能、尺寸小的特点。
Hammerhead
Hammerhead是一款由英飞凌科技公司和Global Locate公司合作开发的高集成度单片GPS接收机IC,片内集成了低噪声放大器、混频器、自动增益控制器、A/D、线性稳压器、锁相环、数字基带。由于它的超大规模集成度,Hammerhead片外只需很少的元件即可构成一个GPS接收机,大大降低了元件成本以及PCB面积。 Hammerhead使用大规模并行关联技术来接收卫星以八个并行信道发射的信号,并将它们同32,000多个相关器中的参考码进行比较。与车辆导航系统中常用的接收器相比,该技术可以大幅缩短首次定位时间,并可以显著减少功耗。Hammerhead具有灵活结构的PLL,巧妙地使用了目前手机设计中采用的功能单元,如用于高精度参考时钟频率(10~40MHz)和实时时钟频率(32,768kHz)的晶振,支持在3G、GSM、CDMA电话中应用。片上的LNA允许连接无源的或者有源的天线到Hammerhead。标准的UART端口、SPI和I2C接口,使其可以与任何一种目标系统进行连接。


Hammerhead提供6种功耗模式,1分钟只定位1次的情况下功耗可低至0.3mW。另外,除了具有传统的GPS定位功能外,Hammerhead还支持A-GPS,LTO等工作模式,在室内、野外等GPS卫星信号极弱或者无法收到GPS信号的情况下也能定位。
GPS接收机硬件设计

返回列表