首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

ISE中verilog的求助

新手上路

Rank: 1

UID
15935 
性别
男 
1#
打印
tT
johnma发表于 2006-1-19 23:21 | 只看该作者

ISE中verilog的求助

ISE, verilog, 求助
在ISE中，verilog语言要求对同一个寄存器，只能在一个always语句中修改。如果这个寄存器，需要在不同的条件下进行改变，该如何做？
收藏 分享 评分
回复 引用

订阅 TOP

返回列表