hnzqw2002@163.c 该用户已被删除

1^#

hnzqw2002@163.c发表于 2003-7-5 22:31 | 只看该作者

我不认同

VHDL的仿真一般都用MAX＋PLUS2呀，modelsim也可以。但好像用max+plus2更加普遍诶。
老兄,你用什么放真vhdl呀，你用vhdl还是verilog?

回复引用

TOP

新手上路

Rank: 1

UID: 73699
性别: 男

2^#

zqwu发表于 2003-7-7 19:25 | 只看该作者

maxplus ii是不行，我做了一个VHDL设计的数字信号处理单元，编译出问题，但是在quartus上可以通过，

回复引用

TOP

mjianghong@163. 该用户已被删除

3^#

mjianghong@163.发表于 2003-8-7 08:35 | 只看该作者

楼上这位大侠，你的quartus是什么版本的，我下载的是3.0版本的，可一直都找不到它的license，能不能帮个忙，给个license文件啊？
mjianghong@163.com
叩谢了！

回复引用

TOP

enmingli@163.co 该用户已被删除

4^#

enmingli@163.co发表于 2003-8-7 12:54 | 只看该作者

还是，Active HDL仿真好。MAX不支持功能仿真，所以那些时序语句都不支持。

回复引用

TOP

zxh790822@163.c 该用户已被删除

5^#

zxh790822@163.c发表于 2003-8-9 21:58 | 只看该作者

我一直用MAX+PLUS2啊，用VHDL也很好啊，一些如果不能仿真，那就用modelsim好了，那可以仿真延时的！

回复引用

TOP

新手上路

Rank: 1

UID: 30532
性别: 男

6^#

aaa发表于 2003-8-10 08:39 | 只看该作者

其他综合工具也不支持after 3ns

回复引用

TOP

hnzqw2002@163.c 该用户已被删除

7^#

打印

字体大小: tT

hnzqw2002@163.c发表于 2003-8-21 16:02 | 只看该作者

有个问题请教大家

请教

在MAX+plus2中，有哪些VHDL语法不能仿真？
例如generic；after 3ns;好像编译通不过.

收藏分享评分

回复引用

订阅 TOP

nxbobo@21cn.com 该用户已被删除

8^#

nxbobo@21cn.com发表于 2003-8-21 16:02 | 只看该作者

其实每个软件都不是全部兼容的,同样程序可能在
各种软件效果就不一样,我用过的maxplus,ise,ide,synoplify
同样程序编译结果很多不同,要求各有不同,不过还是synoplify编译效果最贴近ic,
maxplus好像要求最宽松!选用阿actel的cpld最实用,
但是ide用起来太烦了,编译一次要半小时!
软件也不好装!其他什么软件都能找到,不过我一直没找到解密的ide软件

回复引用

TOP