首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[讨论]关于片内外延时的处理的问题的请教

注册会员

Rank: 2

UID
13807 
性别
男 
1#
打印
tT
leeshuai发表于 2006-1-27 08:24 | 只看该作者

[讨论]关于片内外延时的处理的问题的请教

外延, 请教, 讨论

FPGA内部有明确的各种信号延时，而到管脚的片外信号的路径延时对系统有影响么？
理论上每个到管脚的时间信号也不可能作到同时到达，片外产生的时间差如何处理？内部各信号时序分秒不差，可信号到fpga并不是同时的，系统还是会出问题呀！


小弟郁闷了,请大家指点!

收藏 分享 评分
回复 引用

订阅 TOP

注册会员

Rank: 2

UID
125587 
性别
男 
2#
zeusgone发表于 2006-2-5 15:42 | 只看该作者
1 是时钟信号的话就用DCM
2 试试用offset约束
3 实在不行的话能不能在IO上先采一拍？
历史的过客，目标渺茫，无地自容。
回复 引用

TOP

返回列表