请教一个VHDL程序的两个语句解释！ VHDL, 语句, 程序, 请教, 解释

lhy581227

PROCESS
   VARIABLE x:BOOLEAN
BEGIN
WAIT FOR 30ns;
   q<=din AFER 30ns
   wait 10ns
   x:=q'stable(20ns)    --x取true（事件还没有发生）
   wait 30ns
   x:=q'stable(20ns)    --x取false（10ns时发生一次事件）
   ......
end process

为什么第一个是取true，而第二个取false呢？

谢谢大虾们帮忙！