静态时序分析在高速FPGA设计中的应用[下载]

论坛元老

Rank: 8 Rank: 8

UID: 81104
性别: 男

1^#

打印

字体大小: tT

vincent发表于 2006-2-9 15:06 | 只看该作者

静态时序分析在高速FPGA设计中的应用[下载]

时序, FPGA, 静态, 应用, 下载

   摘要:介绍了采用STA(静态时序分析)对FPGA(现场可编程门阵列)设计进行时序验证的基本原理，并介绍了几种与STA相关联的时序约束。针对时序不满足的情况，提出了几种常用的促进时序收敛的方法。结合设计实例，阐明了STA在高速、大规模FPGA开发中的应用。实践表明，随着数字设计复杂度的增加，在后端的时序验证环节，与传统的动态门级时序仿真相比，采用STA方法的优势在十可以全面、高效地完成验证任务。

收藏分享评分

我不是高手

回复引用

订阅 TOP

论坛元老

Rank: 8 Rank: 8

UID: 81104
性别: 男

2^#

vincent发表于 2006-2-9 15:08 | 只看该作者

静态时序分析在高速FPGA设计中的应用:
http://bbs.chinaecnet.com/uploadImages/shixuFPGA.rar

我不是高手

回复引用

TOP

返回列表