//欢迎加入verilog学习群19972261
大家共同进步
采用可编程逻辑器件实现分频系数为2.5的分频器，可采用以下方法：设计一个模3的计数器，再设计一个扣除脉冲电路，加在模3计数器输出之后，每来两个脉冲就扣除一个脉冲(实际上是使被扣除的脉冲变成很窄的脉冲，可由异或门实现)，就可以得到分频系数为2.5的小数分频器。采用类似方法，可以设计分频系数为任意半整数的分频器。
module test(inclk,outclk1,outclk2);
input inclk;
output outclk1,outclk2;
parameter preset=3;//可以自己设定
reg divide2;
reg outclk2;
reg [3:0]count;
reg clk;
assign outclk1=inclk;
xor (clk,inclk,divide2);
always@(posedge clk)
begin
if(count==4'b0000)
begin
count<=preset-1;
outclk2<=1;
end
else
begin
count<=count-1;
outclk2<=0;
end
end
always@(posedge outclk2)
begin
divide2=!divide2;
end
endmodule
今天上午编的，不知道如果实现占空比为50%的怎么实现，希望交流 | 
