首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

请教 版主 关于FPGA 内的RAM 读写问题

金牌会员

Rank: 6Rank: 6

UID
72852 
性别
男 
1#
boyfly发表于 2006-3-10 09:28 | 显示全部帖子
应该是你设计程序的问题，因为数据地址总线是复用的，所以你输入可以一直开通，可是输出就要控制，不输出的时候应该是高阻态，应该是这个问题
另外这个接口我做过，如果有问题，可以交流一下
我是天堂的使者，向我倾诉吧
回复 引用

TOP

返回列表