首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
DSP技术
» 关于锁相环的问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
关于锁相环的问题
beer_li0510@163
该用户已被删除
1
#
beer_li0510@163
发表于 2003-7-25 15:54
|
只看该作者
输出信号相位确实是随着输入信号的相位变化而变化呀,这与输入和输出信号的相位差是一个常数不矛盾哪。
回复
引用
TOP
发短消息
加为好友
陈虎
当前离线
UID
116942
帖子
11
精华
0
积分
108
阅读权限
20
在线时间
0 小时
注册时间
2005-7-1
最后登录
2008-3-1
注册会员
UID
116942
性别
男
2
#
陈虎
发表于 2003-7-25 18:38
|
只看该作者
请教楼上的兄弟:
如何解释PLL的去phase jitter and phase float?如果是随着输入变的话还是存在jitter and float?
回复
引用
TOP
发短消息
加为好友
陈虎
当前离线
UID
116942
帖子
11
精华
0
积分
108
阅读权限
20
在线时间
0 小时
注册时间
2005-7-1
最后登录
2008-3-1
注册会员
UID
116942
性别
男
3
#
打印
字体大小:
t
T
陈虎
发表于 2003-7-26 09:08
|
只看该作者
关于锁相环的问题
锁相环
锁相环的去相位抖动时环路锁定后输出信号很稳定了。
但是,
书上讲锁相环锁住时输入和输出信号的相位差是一个常数
如果为了保持这一相位差不变的话,
那么输出信号相位也也应该随着除信号的相位发生变化。
我不知那种说法对。
请专家帮忙解答。
谢谢
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
liukang
当前离线
UID
74487
帖子
1
精华
0
积分
1
阅读权限
10
在线时间
0 小时
注册时间
2002-9-18
最后登录
2003-7-26
新手上路
UID
74487
性别
男
4
#
liukang
发表于 2003-7-26 09:08
|
只看该作者
锁相环是可以除去相位抖动,同时锁相环锁住时输入和输出信号的相位差是一个常数,这是因为锁相环的环路带宽通常被设计为非常窄,输入信号的相位抖动可以被过滤掉。此时时环路锁定后输出信号很稳定了,而输入信号的相位基值不会被滤掉。
回复
引用
TOP
发短消息
加为好友
a-riguang
当前离线
UID
120435
帖子
1
精华
0
积分
105
阅读权限
20
在线时间
0 小时
注册时间
2005-8-22
最后登录
2005-8-22
注册会员
UID
120435
性别
男
5
#
a-riguang
发表于 2005-8-22 20:52
|
只看该作者
锁相环问题
我的锁相环输出的波形抖动 但频率是对的 是什么原因呀
我就是我 唯一的我
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议