毕业设计，H。264反变换反量化的VERILOG实现。怎么做。

注册会员

Rank: 2

UID: 135358
性别: 男

1^#

打印

字体大小: tT

echotheme发表于 2006-3-27 16:32 | 只看该作者

毕业设计，H。264反变换反量化的VERILOG实现。怎么做。

VERILOG, 毕业设计, 量化

按照H。264反变换反量化的框图把每一块的东西都写好。再按照它们之间的关系把它们连起来是么？不过我具体不会写诶。。 ffice

ffice" />

收藏分享评分

回复引用

订阅 TOP

注册会员

Rank: 2

UID: 135358
性别: 男

2^#

echotheme发表于 2006-3-27 16:33 | 只看该作者

我没办法把框图传上来。。
会的告诉我怎么做啊/

回复引用

TOP

论坛元老

Rank: 8 Rank: 8

UID: 133947
性别: 男

3^#

linuxarm发表于 2006-3-27 22:14 | 只看该作者

把框图做成JPG,或GIF的图片,传上来看一下吧.

51 c8051f(f020,f040) msp430 arm(2410,2510) fpga(xc3s4000) dsp(5116 dm642) keilc vc++ matlab linux protel Ten_layerPCB mpegx h.26x Rscode Turbocode ofdm VideoBroadcasting ldpc_code(now!)

回复引用

TOP

返回列表