首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

testbench请教（VHDL编写）！！！

新手上路

Rank: 1

UID
30532 
性别
男 
1#
aaa发表于 2003-8-1 22:42 | 显示全部帖子
我感觉设计中最好使用一个全局时钟比较好，其他地方可以采用使能信号
回复 引用

TOP

返回列表