首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

用JTAG做边界扫描的问题

最近搞了个JTAG的测试,发现JTAG并不是那么好搞的,这里面有很多因素会导致测试的失败,
首先:JTAG的提出这种理念是非常好的,他可以缩短我们的DEBUG周期和范围,但是其中出现的诸多不可控的因素是我们非常头痛的.
(1) BSDL的兼容问题,很多厂家都提供BSDL,但就算BSDL完全适合你的芯片,但是哪怕有那么一定点的差别,你也很难搞定JTAG测试,比如版本,批次等等,而这些问题一般只有找芯片厂家,但芯片厂家一般也无法解决这样的问题.
(2) 即使你已经按规定设计了很好的JTAG Chain,但是哪怕其中的一个BS IC有一丁点问题,你的整个Chain也将受到影响,使你无法进行下去.
(3) 有时候即使BSDL能正常工作并能够进入BS MODE,但是在测试的时候还是会出现很多莫名其妙的问题,这些问题包括报出大量的SA问题,有时候在同一个BS IC管脚上自己读写都会出问题,这种问题理论上是不可能的,但确实事实存在的,而且也是不可能解决的,最后只能放弃这个BS IC.
(4) 假如放弃其中的一个BS IC,却会给整个JTAG测试带来很大的不可预料的麻烦,而且会因为放弃的IC而出现失控状态,这种情况是最糟糕的.
返回列表