首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

重金诚聘VHDL高手帮做大学的小课程设计

重金诚聘VHDL高手帮做大学的小课程设计

本人在加拿大就读学位,有一门课的大作业(project)用VHDL设计一个8位平方器,5月5日交,来不及了,眼看要完蛋,一门课不过学位就拿不到了。想请国内朋友帮忙!
 
详细要求在这里:
 
http://users.encs.concordia.ca/~asim/COEN_6501/project.html
 
 
要求做的是WINTER 2006那个,上面还有往届2003/2004/2005的样本供写REPORT时参考。
 
只要熟悉VHDL编程和Synopsys/Cadence软件的中级以上水平就可以,应该是小菜。如果不熟悉英语的,可以只写中文的我来翻译的,也可以不做全只做关键部分的。这些我都是付费的,可商量(至少给1000以上)。我可以让家里给您汇款的。(想骗钱的切勿打扰!学位经不起骗的!)



 
email: mtlsinger@gmail.com
如果您有意务必留您电话!(时差12小时),请不要在这里回帖!我可能不再上这里来了。直接联系我!!
 
急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!急!

I can do it in verilogHDL.
I have done it before, 32 * 32 Multiplier,
MSN:
pmceps@hotmail.com
返回列表