请问Altera ep1c12开发板的晶振的如何设计？ Altera, 开发, 设计

iolinux

请问Altera ep1c12开发板的晶振的如何设计？
我看到一个原理图给出的是：
晶振1（50Mhz），ep1c12时钟：一个四个脚的方框，四个输入输出为：VCC,GND,OUT,还有一

个脚连接的也是VCC。然后没有其他的具体的电路了。
晶振2（14.74Mhz）,STA013时钟：一个晶振和电阻并联，四个引脚为XTI,XTO，

GND,GND.STA013可以当作一个DSP。
请问这两种晶振是否相同？不同的话这么做的用意是什么？谢谢！

kzw

有多个晶振业是很正常的阿，本来fpga就有多个全局时钟的。

iolinux

但是前面个那个四个脚的晶振1如何设计他的封装呢？呵呵，谢谢！

kzw

你说的是什么封装？物理的大小？

iolinux

Q240封装

kzw

你说是那个晶振怎么设计封装吗？

chengbing8201

怎么不继续了？？

kzw

你也有晶振方面的问题吗？有多个晶振很正常，晶振有有源和无源两种，有源是4个脚的，无源是两个脚的。

diegowang

正确的说，晶振1是钟振（crystal oscillator），而晶振2是晶体（crystal unit），因为楼主没有具体说是多少封装大小的，我猜一般是SMD5×7的。晶振2也是四个脚的，只不过有两个脚是接地的。

钟振输出的直接就是类似方波，可以是TTL/CMOS 电平的，也有PECL或者LVDS电平的。

而晶体必须要外面配合电路来产生所需要的频率的波形，最常见的是用电阻，电容和非门就可以搭出方波电路。

晶体内部就是一片按所需频率调整的过的石英晶片，而钟振内部除了晶片还有一片专用IC，起到倍频、缓冲、电平匹配等作用，还有个别电容，相对比较复杂！

gaoshuda

楼上说的好像是明白了，但我觉得好像还有一层窗户纸，就是不知道从哪里捅破!

diegowang

gaoshuda，我不知道你指的是什么窗户纸！

我是泰艺电子中国代理，提供从晶体，钟振一直到OCXO恒温晶振全系列产品，价格优惠，质量保证（泰艺电子是华为和中兴、贝尔阿尔卡特的供应商）

杭州优研电子技术有限公司

MSN：robertowang@msn.com

QQ:76152840

SKYPE:wangyuzhou2006

cccc_magic

QUOTE:

以下是引用diegowang在2006-11-27 22:54:00的发言：

正确的说，晶振1是钟振（crystal oscillator），而晶振2是晶体（crystal unit），因为楼主没有具体说是多少封装大小的，我猜一般是SMD5×7的。晶振2也是四个脚的，只不过有两个脚是接地的。

钟振输出的直接就是类似方波，可以是TTL/CMOS 电平的，也有PECL或者LVDS电平的。

而晶体必须要外面配合电路来产生所需要的频率的波形，最常见的是用电阻，电容和非门就可以搭出方波电路。

晶体内部就是一片按所需频率调整的过的石英晶片，而钟振内部除了晶片还有一片专用IC，起到倍频、缓冲、电平匹配等作用，还有个别电容，相对比较复杂！

您好，请问您所指的钟振（crystal oscillator）在联接FPGA时是否可以直接接到CLK上？还是在它的OUT脚串联一个33ohm的电阻？？

因为我看到有的电路是直接联的，而有的是串一个小的电阻，不知道这样做的用意是什么？谢谢

[em01]

diegowang

cccc_magic

晶振是可以直接FPGA的CLK端的，只是要看具体情况，如果晶振的频率不高(比如小于50M）或者晶振离FPGA的CLK端很近，PCB布线最短，那可以不用串接小电阻。

一般情况下串接小电阻是为了消除信号反射，高频率型号经过长线传输到端后回传信号反射、振荡，表现在晶振信号波形就会出现大的过冲和回沟。