请教各位高人关于异步ＦＩＦＯ的问题 ＦＩＦＯ, 异步, 高人, 请教

truelong

       首先我想问一下关于异步FIFO的概念，
      
        所谓的异步FIFO是指读写时钟可以不一样，还是指没有读写时钟，完全用片选信号    和读写控制信号来达到读和写的过程？？？？

        再问一下：是否可以用IP CoreGenerator 来构造异步FIFO，（用Spartan3E内部的Block Ram）

    刚接触这方面，希望能给指点！！！！

truelong

那怎么来实现异步读FIFO呢？

所谓异步读就是没有读时钟，而是只有片选信号和读信号来实现读的过程

truelong

继续问一下版主：

读时钟（rd_clk）和读使能（rd_en）信号可不可以由同一个信号（假设为rd)来提供，即

当FIFO快满时， 由rd产生一系列的脉冲信号来读FIFO。只是要做到rd_clk和rd_en的相位不同是不就可以了？？？？

希望版主能给予解答

ecmecm

FIFO可以将使能信号作为时钟用，但这时FIFO的使能必须接到低电平（假设FIFO使能低电平有效），而不可以将时钟和使能接到一块，否则无法读取数据

虽然上面提到的方法可以使用，但是经常会出现一些意想不到的问题（所以推荐不使用这种方法），幸好的是，这种问题是有规律的出现，通过仔细调试（仿真）可以解决的，比如，写的第一个数据无法写入等