emesjx

不是少写了，看看FIFO的读时序就清楚了，当前读脉冲上升沿读出的数据要延时到本次读脉冲得下降沿才有效，这样如果用MCU的/RD（或加上地址译码）的反相作为FIFO都脉冲的话，MCU第一次读到的数据时是上一轮都的FIFO最后一个数据，第二次读得才是FIFO第一个数据。即每个读循环第一次要“空读”一次。主要原因是FIFO输入信号到内部RAM要经过很复杂的逻辑处理，有延时。