差分对支持功能
原理图声明
向原理级网络添加简单指令，系统将清楚该网络是差分对中的一员。
设计编译器将查找格式为NetName_N和NetName_P的两个网络：，两者均有一个差分对指令。根据此信息，编译器将通过ECO构建一个差分对对象并传送到板卡布局系统。原理图与PCB之间的所有差异由设计比较器进行探测并产生报告
PCB级差分对对象
现在创建了新的PCB对象来表示一个差分对。这与网络类相似，其仅为两个网络的指定组。同时也添加了一个新的差分对类对象，允许对一组差分对进行处理并对它们使用规则。
差分对面板
新的模式差分对编辑器已加入PCB面板。此编辑器提供所有差分对类、差分对对象和各个网络的视图。在PCB上可以选择所有这些项并加亮。差分对编辑器同时允许轻松创建差分对并提供差分对规则向导。创建差分对，选择编辑主菜单中的“Place Differential Pairs”命令，选择两个网络，然后选择差分对名称
差分对规则向导
该向导自动构建为确定一组差分对的约束的各种规则。
用于差分对的主要规则有三种。前两种是现有规则，第三种规则是专门处理差分对的新规则。这些规则由交互式差分对布线器和DRC系统使用，用于验证差分对布线。
匹配网络长度 - 可实现对差分对或一组差组对中的网络间最大长度差异进行确定。
布线宽度 - 可实现指定差分对的路径宽度，包括以层为单位的宽度和阻抗驱动宽度。
差分对布线 - 实现将大量参数应用到一组差分对。包括差分对内部的两个网络之间的最小间距、推荐间距和最大间距以及最大非耦合长度。
交互式差分对布线器
用户可使用交互式差分对布线器从差分对中选取一个网络，然后对其进行布线。该对中的另一个网络将遵循第一个网络的布线。交互式布线器将保持指定布线宽度和间距，并提供巧妙利用孔改变层的工具。其还包括自动查找路径完成布线流程的Smart Completion(智能完成)。
差分对的图形标识
任何组成差分对的网络标识如PCB上的标识。
集成FPGA差分对
现代的FPGA，即使是低成本FPGA也具有大量I/O管脚，这些管脚可以配置为差分对。
为方便用户掌握其功能，Altium Designer支持集成FPGA差分对和PCB设计系统。
从本质上讲，它可实现将FPGA级的单一网络分配给差分I/O标准，例如LVDS，并映射至PCB设计级的物理网络对。
此流程由FPGA信号管理器控制。
设计编译器也可决定用作PCB设计级差分对的管脚是否正确映射至FPGA器件上的容许对。信号完整性分析Altium Designer的信号完整性分析器完全支持差分对仿真。LVDS标准用于FPGA时，使用正确的管脚信号完整性模型。.
原理图上的箭头
在Altium Designer 6中，线型对象有更多的功能，可以在起点到端点间添加箭头。现在用户可以在线端添加箭头和其它标记。这样，对原理图页面进行注释更加方便。
偏移量移动
此实现选中对象的集合在X和Y方向按指定距离移动，相对于用鼠标拖动对象，这更能保证控制的准确度。
True Type字体
现在Altium Designer支持PCB的True Type字体，这给用户带来使用更多字体的自由。同时这意味着外来字符和符号可以放置在板卡上，还可实现全面的Gerber/ODB++支持和打印功能。该系统基于Unicode字符串，因此全面支持包括中文和日文等多种语言及符号，并且可在备注栏中使用其它语言，并可以通过ECO从原理图向前注释到PCB。该系统支持在PCB文件中嵌入字体，这样文件可以在没有指定字体的系统上使用。
摘录与组合
原理图对象现在可以分组形成组合。这些“组合”的创建方法为：选择一组对象，右击并选择“Create Union from Selected Object(创建选中对象的组合)”。然后，对象组合可以作为单个对象进行移动。组合中的对象仍可单独进行编辑，然后可 “破裂”再次形成未组合对象。
在新系统中，用户可以创建和存储设计“摘录”。原理图中任何数量的项目可以组合成一个“组合”，然后保存为“摘录”，以备将来使用。摘录在摘录面板中显示为缩略图，并组成资料库。各个原理图摘录保存为标准原理图文件，以备将来重新使用和与其它用户共享。摘录可以破裂恢复形成自由对象，当对象在文档中处于这种格式中，仍可对单个对象进行编辑。文本、图像和源代码也可保存为摘录。用于保存常用文本和图像例如版权信息时，该功能非常有用。
增强的通用JTAG器件支持功能
对于Altium Designer不支持的器件，器件的BSDL文件可以包含在设计中，器件浏览器也可显示这些器件的管脚状态，这样用户可以对任何JTAG器件进行分析和调试。
封装管理器
封装管理器
现在，在Altium Designer的原理图编辑器中包含了一个强大的封装管理器。从工具菜单中可以找到这个功能，封装管理器令您可以检查整个设计工程中每个元器件的封装形式。封装管理器令在整个设计中发现并检测出封装分配的问题，当您在原有的设计上工作或实现设计项目移植的时候，将为您带来显著的效果。
选择多个对象的功能将令编辑多个元器件封装、如何改变封装的关联及元器件当前的封装形式的工作变得十分容易。设计变更贯穿于Altium Designer的标准化ECO系统，如果需要还可以实现原理图与PCB间的更新。
导入向导
通常，将电子产品设计从一个设计环境转移到另一个设计环境是一个充满困难的挑战。不论你是更换设计工具，还是你从其他公司获得一些设计文件，在一些阶段， 你需要将原理图或PCB文件导入到Altium Designer设计环境中来。
Altium Designer 6.0 统一了从各种其他设计工具中导入设计的导入步骤。新的导入向导将引导您整个导入步骤，既处理项目中的原理图和PCB器件，也处理他们之间的关系！
新的导入向导的结构是被设计用来允许轻松增加新的导入，而无需增加设计者使用系统的复杂性。
从导入向导用户可以选择输入下列类型的设计工程：
 rotel 99 SE 的设计文件
CircuitMaker 2000 的原理图文件和原理图器件库
-CAD 的原理图文件和PCB文件，原理图器件库和PCB封装库
OrCAD的原理图文件和PCB文件，原理图器件库和PCB封装库
ADS PCB的PCB文件和PCB封装库
更换处理器
增强的32位处理器支持功能
在32位处理器领域，Altium Designer 6.0得到了极大的强化。通过FPGA“封套”，现在可以在软内核处理器、混合硬内核处理器和离散处理器之间无缝移动一个内嵌式软件设计。
所有处理器由Wishbone OpenBUS封套包装，该封套允许在FPGA中对外设进行定义并且允许外设透明地用于任何类型处理器。
同时，FPGA OpenBUS“封套”允许离散“硬连接”外设在各处理器之间无缝地移动。
器件和处理器软件系统以及标准化FPGA封套相结合，可利用处理器和外设功能，包括中断系统（硬件或软件矢量）的抽象，使处理器和系统的应用代码相同。该版本支持Xilinx MicroBlaze处理器、TSK3000 32位FPGA处理器、Virtex-II Pro PowerPC 405内核、离散AMCC 405处理器系列和离散处理器的Sharp BlueStreak ARM7系列。
各个处理器得到Altium公司的最优化TASKING Viper C编译器和源级JTAG调试功能的完全支持。
插入式NanoBoard子板及带SDRAM和SRAM新子板可用于这些离散处理器，以提供完整及可充分重新定位的FPGA-MCU开发系统。
Wishbone OpenBUS处理器封套
为使硬件和外设路径标准化，各个离散处理器都有一个包裹在该处理器周围的Wishbone OpenBUS FPGA内核
这可以在任何FPGA中实现，并允许设计人员实现FPGA可移植内核以及利用Altium Designer中的器件驱动系统，用于FPGA软内核外设及芯片外离散外设的和存储器件连接。
此外，新的可配置存储控制器可以用于连接各种类型的芯片外存储器。
处理器提取系统
这种新系统提供插入式处理器抽象系统，将中断系统接口和其它硬件相关元件标准化。
该系统提供相同的处理器中断系统接口，无论系统为软矢量还是硬矢量，它允许不同处理器透明地使用相同源代码库。
ARM离散处理器的支持功能
现在Altium Designer包括ARM处理器的完整Viper工具链，包括Viper C编译器、CrossView调试器、指令集仿真器和性能测评工具。最初发布版本支持下列ARM指令集版本： | 
