首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

在Xilinx中能编译Vhdl和Verilog的混合工程吗?

新手上路

Rank: 1

UID
75308 
性别
男 
1#
hstaii@163.net发表于 2003-8-20 13:04 | 只看该作者
先综合成.edn or .ngc，然后就可以一起输入ngdbuild(translation)了
回复 引用

TOP

注册会员

Rank: 2

UID
1061 
性别
男 
2#
打印
tT
qin发表于 2003-8-20 13:04 | 只看该作者

在Xilinx中能编译Vhdl和Verilog的混合工程吗?

Vhdl, 中能, Verilog, Xilinx, 工程
请问在Xilinx中能编译Vhdl和Verilog的混合工程吗?
收藏 分享 评分
回复 引用

订阅 TOP

返回列表