一种基于CPLD的16位VFC式AD转换器设计 设计, 分辨率, Logic

吖乆

　　  　　随着科技的飞速发展、高分辨率的数模混合电路的应用不断深入，电路设计日趋复杂，精度越来越高，所以高精度AD转换电路的设计就成了仪器仪表及各种测量控制系统的难点。本系统来源于仪器仪表的温控系统设计，采用高精度、低温漂的优质模拟、数字器件，辅以52系列单片机为控制器，以复杂可编程逻辑器件 CPLD (Comp lex Programmable Array Logic)为频率测试的硬件平台，实现了高分辨率、低线性误差的AD转换器的设计。通过本设计掌握高精度、低漂移的高端AD转换器的设计方法， CPLD的设计，以及52系列单片机的硬件设计及软件编程。  　　系统功能及结构  　　系统主要目的是设计一个16位的VFC式AD转换器，利用积分原理，将输入电压(或电流)转换成频率输出。采用计数频率高的CPLD器件实现测频，单片机控制CPLD的测频操作和频率的计算。  　　用V /F转换器完成AD转换，需要1个定时器和2路计数器，计数器的计数频率限制了V /F器件输出频率的提高。本设计采用计数频率更高的CPLD器件和单片机共同组成测速模块， CPLD通用性好，避免了对于专用器件的依赖，降低了因专用器件停产或出现供贷问题所带来的风险，同时实现所需的控制。  　　VFC式AD 转换器脉冲频率与输入电压成比例，其精度高、线性度好、转换速度居中、转换位数与速度可调、与CPU的连线最少，且增加转换位数时不会增加与CPU的连线，因此， VFC为AD 转换技术提供了一种廉价而有效的解决办法。