楼主问题解决了吗？ 我最近也遇到了这个问题。
我看到了一篇文章，与EPM128S的电平混合系统中的应用有关。
http://www.21ic.com/news/html/75/show8556.htm
下面是我的一些问题 ：
最近要用EPM7128S这个型号的CPLD来设计电路板， 主要是用它来扩展ARM芯片（型号是S3C44B0X)的IO口。
我的疑问是，对于EPM7128S而言，
VCCINT是内核逻辑与输入缓冲的供电，要求与5.0V电源相连。
VCCIO是输出驱动的供电，根据输出的需要选择接3.3v或者5.0v。
VCCINT除了给内核逻辑供电外，它还决定了输入缓冲的电平范围？由此VCCINT接5v时，输入应该可以兼容3.3/5v吧？
是否也就是说，VCCIO实际上只管IO口的输出电平范围呢？
我设计的板用 EPM7128S来扩展44B0X的IO数。所以EPM7128S的一部分IO引脚用来接到44B0X的数据和地址总线。
剩下的IO口对外围５V器件驱动控制。 由于44B0X的IO是3.3V的， 为了同时兼容44b0x总线和外围５V器件，我理解应该是让VCCIO接3.3v吧？
那如果要用EPM7128S来驱动5V的TTL门，因为它输出是3.3V电平，所以可以直接兼容。但是如果驱动5V的CMOS门，那么就应该用上拉电阻拉到+5V处才可以了。
但是，文章提到，这种情况下，“逻辑反向了”。 可以给我解释一下这点吗？ 另外，在EPM7128S的文档里面虽然提到了Open-Drain Output Option （开漏输出选项），但是并没说什么情况下，IO口才是类似于OC门的“开漏输出”， 是不是当VCCIO接3.3V的时候，IO输出就是“开漏输出”呢？
|
