首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

vhdl中如何指定延时的多少呢?望大家指导!!!!!

注册会员

Rank: 2

UID
75476 
性别
男 
1#
samire发表于 2003-8-22 17:18 | 显示全部帖子
用高频率的时钟做寄存器，控制寄存器的级数，就可以产生差不多的延迟。
回复 引用

TOP

注册会员

Rank: 2

UID
75476 
性别
男 
2#
samire发表于 2003-8-23 10:28 | 显示全部帖子
一般的来说，这个时延语句是实行不了的啦，由于硬件的问题，很难实现！
回复 引用

TOP

返回列表