首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

vhdl中如何指定延时的多少呢?望大家指导!!!!!

carol.yi@weiken 该用户已被删除
1#
carol.yi@weiken发表于 2003-12-12 14:23 | 显示全部帖子
如果是利用门与门之间的延迟，在进行FIT DESIGN时，一定会优化掉，
所以必须在语言中对不要优化掉的逻辑门进行保留说明。
回复 引用

TOP

返回列表