首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

FPGA内部的乘法器原理

注册会员

Rank: 2

UID
141668 
性别
男 
1#
打印
tT
sjd612发表于 2006-6-2 10:57 | 只看该作者

FPGA内部的乘法器原理

乘法器, FPGA, 原理

看了很多芯片的资料，没找到FPGA内部乘法器模块的工作原理，请问斑竹能否指点一二。


是关于是时钟控制的问题，上升沿锁存数据，下降沿开始计算，然后输出？还是上升沿锁存数据


然后计算？单周期运算完16*16，最快速度能达到多少啊

收藏 分享 评分
回复 引用

订阅 TOP

中级会员

Rank: 3Rank: 3

UID
136198 
性别
男 
2#
UseNios发表于 2006-6-2 22:32 | 只看该作者
用dsp block这都不用考虑了
回复 引用

TOP

返回列表