首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
FPGA/CPLD可编程逻辑
» 新手,请教一个问题
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
新手,请教一个问题
发短消息
加为好友
kaiser168
当前离线
UID
142125
帖子
13
精华
0
积分
165
阅读权限
20
在线时间
0 小时
注册时间
2006-6-8
最后登录
2008-3-20
注册会员
UID
142125
性别
男
1
#
打印
字体大小:
t
T
kaiser168
发表于 2006-6-9 12:43
|
只看该作者
新手,请教一个问题
新手
,
请教
我做的一个cpld电路,输入是几路同步脉冲信号,但是经过cpld转换之后,发现其中的一路产生了滞后的现象,而实际需求是输出同步的几路脉冲,请问一般可以采用什么方法解决?
收藏
分享
评分
回复
引用
订阅
TOP
发短消息
加为好友
waterlily
当前离线
版主
UID
132437
帖子
40
精华
0
积分
284
阅读权限
30
在线时间
0 小时
注册时间
2006-2-26
最后登录
2006-9-5
中级会员
UID
132437
性别
女
2
#
waterlily
发表于 2006-6-9 14:07
|
只看该作者
如果几路处理的流程一样,不会有这样的问题啊!
如果逻辑不能改了,就打几层寄存器,滞后的那路少打寄存器,就补齐了
回复
引用
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议