关于ISE和ModelSim SE 6.0一起使用的问题
如果大家使用XILINX提供的ModelSim XE版本，不存在仿真时ModelSim找不到库的问题。但是，ModelSim XE（5.x版本，最新的6.0d版本还没使用）的仿真速度比ModelSim SE6.0慢很多，所以很多XDJM选择了ModelSim SE6.0。用ModelSim SE6.0碰到的第一个问题就是ModelSim SE6.0找不到XILINX仿真库的问题。这个问题以前讨论过，大家可以参考 http://192.12.1.200/cgi-bin/topic.cgi?forum=1&topic=196中yess的发言。yess讲的比较简单，我在这里补充详细点，具体步骤如下：
1：运行ModelSim SE6.0（单独运行，不是从ISE运行）
2：在ModelSim SE6.0的file菜单选择change directory,随便指定一个目录，比如c:\ModelSim_ini\。（不指定也行，ModelSim默认的目录是 安装目录\examples）
3：在ModelSim的命令窗口运行 compxlib -s mti_se -l all -lib all -arch all -w
4：等待运行结束，时间稍微有点长
5：在你第二步指定的目录下找到ModelSim.ini文件，把其中的有关XILINX库的行复制下来
下面是我的生成的ini文件,蓝色部分是需要复制的。
[Library]
others = $MODEL_TECH/../modelsim.ini
;vhdl_psl_checkers = $MODEL_TECH/../vhdl_psl_checkers // Source files only for this release
;verilog_psl_checkers = $MODEL_TECH/../verilog_psl_checkers // Source files only for this release
UNISIMS_VER = c:\Xilinx\verilog\mti_se\unisims_ver
PLS = c:\Xilinx\vhdl\mti_se\abel\pls
CPLD = c:\Xilinx\vhdl\mti_se\cpld
SIMPRIM = c:\Xilinx\vhdl\mti_se\simprim
UNISIM = c:\Xilinx\vhdl\mti_se\unisim
XILINXCORELIB = c:\Xilinx\vhdl\mti_se\XilinxCoreLib
XILINXCORELIB_VER = c:\Xilinx\verilog\mti_se\XilinxCoreLib_ver
UNI9000_VER = c:\Xilinx\verilog\mti_se\uni9000_ver
SIMPRIMS_VER = c:\Xilinx\verilog\mti_se\simprims_ver
CPLD_VER = c:\Xilinx\verilog\mti_se\cpld_ver
AIM_VER = c:\Xilinx\verilog\mti_se\abel_ver\aim_ver
AIM = c:\Xilinx\vhdl\mti_se\abel\aim
[vcom]
; VHDL93 variable selects language version as the default.
; Default is VHDL-2002.
; value of 0 or 1987 for VHDL-1987.
; value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
VHDL93 = 2002
; Show source line containing error. Default is off.
; Show_source = 1
6：在ModelSim安装目录下找到ModelSim.ini文件，把刚才复制下的东西添进去。下面是我的修改过的ini文件，红色部分为新添加的内容
; Copyright Mentor Graphics Corporation 2004
;
; All Rights Reserved.
;
; THIS WORK CONTAINS TRADE SECRET AND  ROPRIETARY INformATION WHICH IS THE ROPERTY OF
; MENTOR GRAPHICS CORPORATION OR ITS LICENSORS AND IS SUBJECT TO LICENSE TERMS.
;
[Library]
std = $MODEL_TECH/../std
ieee = $MODEL_TECH/../ieee
verilog = $MODEL_TECH/../verilog
vital2000 = $MODEL_TECH/../vital2000
std_developerskit = $MODEL_TECH/../std_developerskit
synopsys = $MODEL_TECH/../synopsys
modelsim_lib = $MODEL_TECH/../modelsim_lib
;vhdl_psl_checkers = $MODEL_TECH/../vhdl_psl_checkers // Source files only for this release
;verilog_psl_checkers = $MODEL_TECH/../verilog_psl_checkers // Source files only for this release
aim = C:/Xilinx/vhdl/mti_se/abel/aim
pls = C:/Xilinx/vhdl/mti_se/abel/pls
cpld = C:/Xilinx/vhdl/mti_se/cpld
simprim = C:/Xilinx/vhdl/mti_se/simprim
unisim = C:/Xilinx/vhdl/mti_se/unisim
XilinxCoreLib = C:/Xilinx/vhdl/mti_se/XilinxCoreLib
aim_ver = C:/Xilinx/verilog/mti_se/abel_ver/aim_ver
cpld_ver = C:/Xilinx/verilog/mti_se/cpld_ver
simprims_ver = C:/Xilinx/verilog/mti_se/simprims_ver
uni9000_ver = C:/Xilinx/verilog/mti_se/uni900_ver
unisims_ver = C:/Xilinx/verilog/mti_se/unisims_ver
XilinxCoreLib_ver = C:/Xilinx/verilog/mti_se/XilinxCoreLib_ver
[vcom]
; VHDL93 variable selects language version as the default.
; Default is VHDL-2002.
; value of 0 or 1987 for VHDL-1987.
; value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
VHDL93 = 2002
; Show source line containing error. Default is off.
; Show_source = 1
; Turn off unbound-component warnings. Default is on.
; Show_Warning1 = 0
7:至此，XILINX库的编译与添加工作全部完成，开始享受ModelSim SE版本快速仿真的爽快吧。 | 
