首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

有一个很大很大的疑问。

不过C6200 不了解, 那位大侠能解释一下呢?  
总之, 这个问题对DSP 的性能很关键呢, 如果哪位能总结一下就好了.

有一个很大很大的疑问。

都说dsp芯片内部采用哈佛结构,程序和数据的存储空间分开,并独立编址。但我知道在TI的C6200芯片中,内部的程序和数据RAM在物理上是分开的,但是对dsp核来说,两者的物理地址不是独立编址的呀,而是统一编址的。请问这样还算不算哈佛结构?哈佛结构究竟是什么概念?应该不算吧,DSP也不一定是程序,数据分开的比方说TMS320C30就是混合的。
但是我不知道怎么把片内的程序ram设置为 cache呀,请你告诉我怎么设置这个的?
谢谢!
返回列表