首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

3V以下的FPGA,如何访问5V的RAM或其它5V器件?

输出的,加上拉电阻也没有用,除非管脚可以容忍5V。
输入的,串了电阻,也不可靠,仍然是除非管脚可以容忍5V。

另:如果与CPLD的输出 相连的器件对高电平的判断电平为0.2Vcc+0.9,那么可以直接相连。
我不要回到火星上去!
返回列表