x030401 当前离线
注册会员
各位打下,主要情况如下:在xilinx7.1下产生的VHDL后仿真模型,在modelsim下new library(建立simprim)-->compile(simprim)(verilog simprims and VHDL simprims)-->compile(work)(后仿真VHDL模型)前面都能通过,但是要对这个后仿真VHDL模型进行simulate就会出现无法发现simprim中的元件,不知道怎么回事?请各位给指导一下!!若有更详细的介绍就好了。谢谢!!~~
订阅 TOP
silverwolf7516 当前离线
超级版主
TOP
vincentron 当前离线
中级会员