[求助]Modelsim问题求助 Modelsim, 求助

xianzz

请教各位，在modelsim中编译xilinx三个VHDL库文件时，出现错误：
# ** Error: (vcom-19) Failed to access library 'simprim' at "simprim".
不知道什么意思？ 但是编译verilog库文件时没有错误
弄不太明白，请大虾指点一下！

vincentron

缺少vhdl的库文件，在modelsim的安装目录下面复制X:\Modeltech_6.0\Xilinx\vhdl\simprim